多核架构下的中断处理 来一句题外话，本以为我目前的体系结构相关的知识已经足够充分了，但没想到还是不够细节。在理解xv6的过程中，通过教授的一些assertion，我才找到了自己对于中断理解的一些错误，这里特此记录下来。 问题的起因是这样的，在xv6中，中断处理程序一般都需要用lock来防止race condition，所以我就理解成了lock是用来防止多核同时执行一个中断处理程序时，在操作共享数据结构的时候导致的race 但是xv6的net lab中，教授的solution在中断处理程序中没有用lock。同时在课上…
Daily Rust 有关所有权和生命周期的一些问题 首先看一段代码 use std::rc::Rc; #[derive(Debug)] struct Node { id: usize, downstream: Option<Rc<Node>>, } impl Node { pub fn new(id: usize) -> Self { Self { id, downstream: None, } } pub fn update_downstream(&mut self, do…
Lecture 16 run一个thread都涉及到了什么 比较常规的知识点，选择一个execution context，设置状态（pc， stack等），然后开始执行 对于同一个core上的multithread来说，os并不负责 os只负责粗粒度的调度，保证每个进程都能分享硬件资源 但是在硬件中利用多线程隐藏访存延迟的角度来说，用os调度代价太高了。所以在一个核上的若干个execution context，是由硬件来调度的 比如数据库中的latch，利用自旋锁实现就更好一些。因为这些都是轻量级的短时锁，不会等待…
Lecture 13 cache之间用队列，可能当队列满的时候导致死锁 因为一个队列中的request会需要在另一个队列中进行response，也就是一个队列中的work的完成需要另一个队列的resource 当队列满的时候，两个queue都需要对方queue的resource，导致了死锁 一个解决办法是可以扩大queue的容量，到系统最大事务数量 第二种方法是消除依赖 一个队列依赖另一个队列的空间，实际上是一个队列中的request依赖另一个队列的response 所以我们将request和response拆开，…
通过链表理解Rust中的Ownership 我们通过leetcode中的一道链表题来理解rust中的链表 #[derive(PartialEq, Eq, Clone, Debug)] pub struct ListNode { pub val: i32, pub next: Option<Box<ListNode>> } leetcode中rust的链表定义是这样的 可以看到，我们有clone的属性，但没有copy的属性，也就是说我们在赋值的时候的语义是移动，而非复制 而根据结构体的定义来看…
Lecture 10 一个小复习，执行一个写操作在cache层面会发生什么 我们要考虑该地址不在cache中，以及cache满时要evicit一个cache line，并且如果该cache line是dirty的，我们还需要将该cache line写回 单核系统上也会有cache coherence问题 发生在CPU和其他设备通讯的过程中 这也就是为什么有的设备IO空间是不可缓存的 或者需要让操作系统显式的flush这些page，或者这些cache line 所谓的sufficiently separated ti…
Lecture 7 异步的send和recv，我们需要返回一个handle来检查数据是否已经被正确的发送/接收了，这样我们才能安全的继续操作数据 即便我们用了pipelined的方法来传递消息，只要缓冲区不是无限大的，我们还是会得到一个没有流水化的执行过程 计算强度，computation / commnunication，越高越好 说明算法的限制在计算，而非通讯 inherent communication，取决于我们的算法，通过优化算法来优化通讯成本 artifactual communication，取决于算…
Lecture 4 截图比较诡异 这里老师问的是这段代码里那个for loop是parallel的 答案是没有，这整个函数都是按顺序执行的，真正的并发，或者说叫逻辑上的并发发生在调用函数的时候 这里是SPMD模型，相同的程序对应的是不同的数据。在abstraction层级，我们认为在调用函数的时候，ISPC会生成若干个program instance，每个instance有自己的progranIndex，他们都执行这段代码，只不过是每个instance负责不同的数据。 要注意的是这里是abstraction，ISP…
这里就是记录一下我在听课过程中感觉比较重要或者比较难懂的知识点，较为零散 Lecture 1 摩尔定律还在生效，但是提高能效的方式正在变化 这个是具体解释，在未来，我们可能不会同时用到所有的晶体管 同时，指令级并行不能一直加速，因为一个程序中不太可能出现若干条不相关的指令 功耗墙 提高主频也会提高功耗，同时散热也是主要的问题 Lecture 2 这里的指令流一致性，指的是多个数据执行的指令流是相同的 比如一个SIMD指令中的若干个数据都有相同的指令流（相同的分支），那么我们就可以跳过不必要的分支来加速执行 反过来，…